PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-182857

(43) Date of publication of application: 21.07.1995

(51)Int.CI.

į

G11C 11/403 G06F 12/00 G06F 15/78

(21)Application number: 05-325517

(71)Applicant: TOSHIBA CORP

TOSHIBA MICRO ELECTRON

KK

(22)Date of filing:

24.12.1993

(72)Inventor: YAESAWA KATSUMI


HIUGA SEIJI

(54) MICROCOMPUTER SYSTEM

(57)Abstract:

PURPOSE: To provide a microcomputer system capable of refreshing a DRAM without generating a clock signal in the stand-by state of the system and reducing power consumption.

CONSTITUTION: When the system is set into the stand-by state, a self refresh mode is set by a CPU 1, the system is switched from an interval refresh circuit 4 to a self refresh circuit 5 based on a command from a DRAM controller 3. Then. the system is constituted so that the self refresh circuit 5 supplies a control signal for executing refresh operation by the DRAM in the state that the clock signal generated from a clock generator 2 is stopped at the time of normal operation.



LEGAL STATUS

[Date of request for examination]

22.04.1999

[Date of sending the examiner's decision 09.01.2001

of rejection)

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection?

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-182857

(43)公開日 平成7年(1995)7月21日


(51) Int.Cl. ⁶ G 1 1 C 11/403	識別記号	庁内整理番号	FΙ	技術表示箇所				
G 0 6 F 12/00 15/78	550 B 510 A							
			G11C	11/ 34	3 7 1	J		
_			審査請求	未請求	請求項の数 2	OL	(全 5 頁)	
(21)出願番号	特願平5-325517		(71)出願人					
(22)出願日	平成5年(1993)12月24日			株式会社	生東芝 県川崎市幸区堀ノ	∐ ⊞ T79≇	. N b '	
	, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		(71)出願人			,,,, , 	1.60	
					イクロエレクトで 県川崎市川崎区閣			
			(72)発明者	八重沢	勝美			
					県川崎市川崎区		—	
			(ma) rite ma de		イクロエレクトロ	コニクス	株式会社内	
			(72)発明者	日向				
					長川崎市川崎区駅			
			(7A) 49 RH L		イクロエレクトロ 三好 秀和	ユニクス	、休丸会在內	
			(4)1(全人	开任工	二灯 分外			

(54) 【発明の名称】 マイコンシステム

(57)【要約】

【目的】 この発明は、システムのスタンパイ状態時に クロック信号を発生させることなくDRAMのリフレッ シュを可能として、低消費電力化を達成し得るマイコン システムを提供することを目的とする。

【構成】 この発明は、システムがスタンパイ状態に設 定される際に、CPU1によりセルフリフレッシュモー ドが設定され、DRAMコントローラ3からの指令によ りインターパルリフレッシュ回路4からセルフリフレッ シュ回路5に切り替えられ、通常動作時にクロックジェ ネレータ2から発生されるクロック信号を停止させた状 、態でセルフリフレッシュ回路5がDRAMにセルフリフ レッシュ動作を行なわしめるべく制御信号を供給するよ うに構成される。



1.672

6,6 -

1

【特許請求の範囲】

【請求項1】 DRAM (ダイナミック・ランダム・ア クセス・メモリ) を記憶装置として使用して命令を実行 処理し、システムが通常動作状態からスタンパイ状態に 移行する際にDRAMのセルフリフレッシュモードを設 定し、システムがスタンパイ状態から通常動作状態に移 行した際にDRAMのセルフリフレッシュモードを解除 するCPUと、

通常動作時はクロック信号を出力し、スタンパイ状態時 にはクロック信号の出力を停止するクロック信号生成回 10 路と、

DRAMのセルフリフレッシュモードの設定又は解除に したがって、通常動作時はクロック信号生成回路から出 力されるクロック信号に基づいたリフレッシュ動作を行 わしめるべく制御信号をDRAMに供給し、スタンパイ 状態となりセルフリフレッシュモードが設定された時に はDRAMにセルフリフレッシュ動作を行わしめるべく 制御信号をDRAMに供給するDRAM制御手段とを有 することを特徴とするマイコンシステム。

【請求項2】 CPUのスタンパイ状態を設定する命令 20 の実行又はスタンパイ状態の解除を検出して、DRAM 制御手段にDRAMのセルフリフレッシュモードの設定 又は解除を指示する検出指示手段を有することを特徴と する請求項1記載のマイコンシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、DRAM(ダイナミ ック・ランダム・アクセス・メモリ)を使用したマイコ ンシステムに関し、特にスタンパイ状態時にクロック信 号を用いることなくDRAMのリフレッシュ制御を行な 30 うようにしたマイコンシステムに関する。

[0002]

【従来の技術】DRAMを外部記憶として用いたマイコ ンシステムとしては、図5のプロック図に示すようなも のがある。

【0003】図5において、マイコンシステムは、シス テムの制御中枢となるCPU101 (周辺装置を含む) と、CPU101からの制御信号を受けて外部記憶のD RAM(図示せず)のアクセスを制御するDRAMコン トローラ102と、DRAMコントローラ102からの 40 制御信号を受けて、/CASピフォア/RASリフレッ ゝシュのインターパルリフレッシュをDRAMに行なわし める制御信号をDRAMに供給するインターパルリフレ - ッシュ回路103と、CPU101、DRAMコントロ ーラ102、インターバルリフレッシュ回路103にク ロック信号を供給するクロックジェネレータ104とを 備えて構成されている。

【0004】このような構成において、クロックジェネ レータ104から出力されるクロック信号に基づいてD 示せず)が起動されて動作し、このタイマによって得ら れる一定周期毎にDRAMをインターパルリフレッシュ させる制御信号がインターパルリフレッシュ回路103 からDRAMに与えられ、これによりDRAMが一定期 間毎にリフレッシュされる。

2

【0005】このようなマイコンシステムにおいて、シ ステムが非動作状態にある場合には、システムをスタン パイ状態として低消費電力化を図るということが考えら

【0006】しかしなら、システムをスタンパイ状態に 設定すると、クロックジェネレータ104の発振が停止 してクロック信号の供給が停止されてしまう。これによ り、DRAMコントローラ102のタイマは起動され . ず、インターパルリフレッシュ回路103からDRAM にリフレッシュのための制御信号が供給されなくなる。 このため、DRAMはリフレッシュされず、システムの スタンパイ状態を設定することはできなくなる。

【0007】そこで、クロックジェネレータ104を2 つに分割して、CPU101にクロック信号を供給する クロックジェネレータとDRAMコントローラ102に クロック信号を供給するクロックジェネレータを設け、 システムをスタンパイ状態にした際にCPU101用の クロックジェネレータの動作を停止させ、DRAMコン トローラ102用のクロックジェネレータを動作させる ようにすれば、DRAMのリフレッシュ動作とシステム のスタンパイ状態をともに実現できる。

【0008】しかしながら、このようにクロックジェネ レータを個別化する場合にあっても、DRAMコントロ ーラ102用のクロックジェネレータは動作するため、 消費電力の低下を実現することは困難である。また、ク ロックジェネレータは高周波の信号を発振するため、回 路自身の構成が大きいということに加えて、クロックジ エネレータを個別化することによってクロックジェネレ ータの個数が増えるため、システムの規模が大きくなっ てしまう。さらに、ノイズ源となる可能性があるクロッ クジェネレータを複数設けることによってノイズ源が増 .. えるため、システムの動作に悪影響が及ばないような設 計的な配慮が必要となる。

[0009]

【発明が解決しようとする課題】以上説明したように、 DRAMを使用した従来のマイコンシステムにおいて、 システム全体にクロック信号を供給するクロックジェネ レータが1つの場合は、スタンバイ状態を設定して低消 費電力化を図ることはできなかった。

【0010】一方、クロックジェネレータを複数設ける 場合には、システムの規模が大型化するとともに低消費・ 電力化を図ることは困難になるという不具合を招いてい

【0011】そこで、この発明は、上記に鑑みてなされ RAMコントローラ102内のリフレッシュタイマ(図 50 たものであり、その目的とするところは、従来と同等の

20

回路規模でDRAMを使用したシステムの低消費電力化 を達成し得るマイコンシステムを提供することにある。 [0012]

【課題を解決するための手段】上記目的を達成するため に、請求項1記載の発明は、DRAM (ダイナミック・ ランダム・アクセス・メモリ)を記憶装置として使用し て命令を実行処理し、システムが通常動作状態からスタ ンパイ状態に移行する際にDRAMのセルフリフレッシ ュモードを設定し、システムがスタンパイ状態から通常 動作状態に移行した際にDRAMのセルフリフレッシュ 10 モードを解除するCPUと、通常動作時はクロック信号 を出力し、スタンパイ状態時にはクロック信号の出力を 停止するクロック信号生成回路と、DRAMのセルフリ フレッシュモードの設定又は解除にしたがって、通常動 作時はクロック信号生成回路から出力されるクロック信 号に基づいたリフレッシュ動作を行わしめるべく制御信 号をDRAMに供給し、スタンパイ状態となりセルフリ ¹フレッシュモードが設定された時にはDRAMにセルフ リフレッシュ動作を行わしめるべく制御信号をDRAM ・に供給するDRAM制御手段とから構成される。

【0013】請求項2記載の発明は、請求項1記載の発 明において、CPUのスタンパイ状態を設定する命令の 実行又はスタンパイ状態の解除を検出して、DRAM制 御手段にDRAMのセルフリフレッシュモード設定又は 解除を指示する検出指示手段を有してなる。

[0014]

【作用】上記構成において、請求項1記載の発明は、シ ステムがスタンパイ状態に設定された時には、DRAM がセルフリフレッシュ動作を行なうように制御して、シ ステム内でクロック信号を発生させることなくDRAM 30 をリフレッシュするようにしている。

[0015]

【実施例】以下、図面を用いてこの発明の実施例を説明 する。

【0016】図1は請求項1記載の発明の一実施例に係 わるマイコンシステムの構成を示すプロック図である。

【0017】図1において、マイコンシステムは、シス テムの制御中枢となるCPU (周辺装置を含む) 1と、 システム全体にクロック信号を供給するクロックジェネ レータ2と、外部記憶のDRAM (図示せず) のアクセ 40 スを制御するDRAMコントローラ3と、DRAMコン トローラ3からの制御信号を受けて、/CASピフォア **/RASリフレッシュのインターパルリフレッシュをD** RAMに行わしめる制御信号をDRAMに供給するイン ターパルリフレッシュ回路4と、DRAMコントローラ 3からの制御信号を受けて、セルフリフレッシュをDR AMに行なわしめる制御信号をDRAMに供給するセル フリフレッシュ回路5を備えて構成されている。

【0018】CPU1は、システムの制御を一時的に中 断するスタンパイモードの状態を設定する前に、命令又 50 後、システムはスタンパイモードの状態となり(図2,

は内部信号によってセルフリフレッシュモードを設定す る。また、CPU1は、リセットや割込み起動等によっ てスタンパイモードの状態が解除されてシステムの制御 が再開されると、命令や内部信号によってセルフリフレ ッシュモードを解除する。

【0019】クロックジェネレータ2は、通常動作時、 すなわちDRAMがインターパルリフレッシュされる場 合は、生成するクロック信号をCPU1, DRAMコン トローラ3及びインターパルリフレッシュ回路4に供給 する。一方、クロックジェネレータ2は、スタバイモー ドの状態が設定されてシステム制御が中断すると、クロ ック信号の生成を停止されてそれぞれの回路へのクロッ・ ク信号の供給を停止する。

【0020】DRAMコントローラ3は、システムの通 常動作時には、インターパルリフレッシュ回路4がDR AMをインターパルリフレッシュ動作させるべくインタ ーパルリフレッシュ指令制御信号をインターバルリフレ ッシュ回路4に与え、システムのスタンバイモード状態 時には、セルフリフレッシュ回路5がDRAMをセルフ リフレッシュ動作させるべくセルフリフレッシュ指令制 御信号をセルフリフレッシュ回路5に与えて、DRAM のリフレッシュ動作ならびにアクセスを制御する。

【0021】インターパルリフレッシュ回路4は、クロ ックジェネレータ2から出力されるクロック信号ならび にDRAMコントローラ3から出力されるインターパル リフレッシュ指令制御信号にしたがってDRAMにイン ターパルリフレッシュ動作を行なわしめる制御信号をD RAMに与える。

【0022】セルフリフレッシュ回路5は、DRAMコ ントローラ3から出力されるセルフリフレッシュ指令制 御信号のみにしたがってDRAMにセルフリフレッシュ 動作を行なわしめる制御信号をDRAMに与える。

【0023】次に、このような構成において、システム の動作を図2に示すリフレッシュモードの変更の際のフ ローチャート及び図3に示す動作タイミングチャートを 参照して説明する。

【0024】まず、通常動作時には、CPU1によって インターパルリフレッシュモードが設定されて(図2. ステップ51)、インターパルリフレッシュ回路4はク ロックジェネレータ2から出力されるクロック信号に基 づいて、DRAMを/CASピフォア/RASのインタ ーパルリフレッシュする。

【0025】このような状態において、システムをスタ ンパイモードの状態に設定してシステムの制御を中断す る場合には、CPU1によってセルフリフレッシュモー ドが設定されて(図2, ステップ52)、インターパル リフレッシュ回路4が非動作状態となりセルフリフレッ シュ回路 5 が起動され、DRAMはセルフリフレッシュ. 回路5によりセルフリフレッシュが開始される。その

5

ステップ53)、クロック信号はクロックジェネレータ 2から出力されなくなる。

【0026】次に、例えば外部割込みによってスタンパイモードが解除されると(図2,ステップ54)、CPU1によってセルフリフレッシュモードが解除され(図2,ステップ55)、インターパルリフレッシュモードが設定されてセルフリフレッシュ回路5が非動作状態となりインターパルリフレッシュ回路4が起動され、DRAMはインターパルリフレッシュ回路4によりインターパルリフレッシュ動作が開始される。

【0027】このように、上記実施例にあっては、システムがスタンパイモードの状態が設定されて、クロックジェネレータ2からクロック信号の出力が停止された状態にあっても、DRAMをリフレッシュさせることが可能となり、DRAMを記憶装置として使用したシステムにおけるスタンパイ状態が実現され、消費電力の低下を図ることができる。

【0028】また、記憶装置の大容量化にともなってシステムの記憶装置をSRAM(スタティック・ランダム・アクセス・メモリ)からDRAMに容易に変更するこ 20 とが可能となる。

【0029】図4は請求項2記載の発明の一実施例に係わるマイコンシステムの構成を示す図である。

【0030】図4に示すシステムの特徴とするところは、図1に示すシステムの構成に加えてスタンパイ命令検出回路6を設け、このスタンパイ命令検知回路6によりCPU1が実行するスタンパイ命令を検出してDRAMコントローラ3にセルフリフレッシュモードの設定を指示し、スタンパイモードの解除後はセルフリフレッシ

ュモードの解除をDRAMコントローラ3に指示するようにしたことにある。このような構成においても、図1に示す実施例と同様の効果を得ることが可能となる。

[0031]

【発明の効果】以上説明したように、この発明によれば、システムがスタンパイ状態に設定された際に、システム内でクロック信号を発生させることなくDRAMをセルフリフレッシュさせるようにしたので、記憶装置にDRAMを使用したシステムのスタンパイ状態が実現され、低消費電力を達成することができる。

【図面の簡単な説明】

【図1】 請求項1 記載の発明の一実施例に係わるマイコンシステムの構成を示すプロック図である。

【図2】図1に示すシステムの動作フローチャートである。

【図3】図1に示すシステムの動作タイミングチャート である。


【図4】請求項2記載の発明の一実施例に係わるマイコンシステムの構成を示すプロック図である。

20 【図5】従来のマイコンシステムの一構成を示すプロック図である。


【符号の説明】

- 1, 101 CPU
- 2,104 クロックジェネレータ
- 3, 102 DRAMコントローラ
- 4,103 インターパルリフレッシュ回路
- 5 セルフリフレッシュ回路
- 6 スタンパイ命令検出回路


【図1】




【図3】



[図2]



【図5】



[図4]

